SREG  $3F ($5F)   >>Следующий

Слово состояния процессора. Биты этого РВВ отображают результаты выполнения команд процессора:

C - перенос , 
Z-ноль, 
N - отрицательный результат, 
V - переполнение, 
H - перенос из младшей тетрады, 
S - знак, 
T - копируемый бит, 
I - общее разрешение прерываний. 

Все биты, кроме I и T, изменяются в зависимости от результата выполнения процессором арифметических и логических операций. Так, если результат операции равен нулю, будет установлен в лог."1" бит Z. Все биты могут быть изменены и прочитаны программно, и все они определяют работу команд ветвления. 

Обязательно должен сохраняться при входе в прерывание и восстанавливаться перед выходом из него! Делается это примерно так:

Timer_int:push R16
          in R16,SREG
          push R16
    ; тут собственно обработка прерывания
          pop R16
          out SREG,R16
          pop R16
          reti